Rewards
English
全部
图片
视频
地图
资讯
购物
更多
航班
旅游
酒店
房地产
笔记本
为你精选
正在关注
我的播放列表
时长
全部
短(小于 5 分钟)
中(5-20 分钟)
长(大于 20 分钟)
日期
全部
过去 24 小时
过去一周
过去一个月
去年
清晰度
全部
低于 360p
360p 或更高
480p 或更高
720p 或更高
1080p 或更高
源
全部
Dailymotion
Vimeo
Metacafe
Hulu
VEVO
Myspace
MTV
CBS
Fox
CNN
MSN
价格
全部
免费
付费
重置
安全搜索:
中等
严格
中等(默认)
关闭
筛选器
3:58
Module Instantiation - Methods || Verilog lectures in Telugu - 19
已浏览 360 次
8 个月之前
YouTube
Telugu Engineering
3:13
Always Block || Verilog lectures in Telugu - 23
已浏览 331 次
8 个月之前
YouTube
Telugu Engineering
3:58
Ports & It's types || Verilog lectures in Telugu - 18
已浏览 260 次
8 个月之前
YouTube
Telugu Engineering
3:40
Initial Block || Verilog lectures in Telugu - 32
已浏览 69 次
8 个月之前
YouTube
Telugu Engineering
6:18
Wire | Datatypes || Verilog lectures in Telugu - 9
已浏览 389 次
8 个月之前
YouTube
Telugu Engineering
3:04
1:4 Demultiplexer - combinational design || Verilog lectures in Telug
…
已浏览 225 次
8 个月之前
YouTube
Telugu Engineering
2:55
4:16 Decoder - sequential design || Verilog lectures in Telugu - 30
已浏览 271 次
8 个月之前
YouTube
Telugu Engineering
4:56
Scalar & Vector | Verilog lectures in Telugu - 13
已浏览 402 次
8 个月之前
YouTube
Telugu Engineering
3:28
Initial Block Example || Verilog lectures in Telugu - 33
已浏览 277 次
8 个月之前
YouTube
Telugu Engineering
9:15
Module & It's purpose || Verilog lectures in Telugu - 17
已浏览 251 次
8 个月之前
YouTube
Telugu Engineering
54:46
Lecture 33 VCO Design 2
已浏览 3842 次
2012年2月10日
YouTube
Satish Kashyap
3:37
4-bit Left Shift Register - sequential design || Verilog lectures in Telug
…
已浏览 267 次
8 个月之前
YouTube
Telugu Engineering
4:22
Nets | Datatypes || Verilog lectures in Telugu - 9
已浏览 394 次
8 个月之前
YouTube
Telugu Engineering
6:02
Content of the variable & It's significance || Verilog lectures in
…
已浏览 388 次
8 个月之前
YouTube
Telugu Engineering
5:10
Identifiers & Keywords || Verilog lectures in Telugu - 7
已浏览 586 次
8 个月之前
YouTube
Telugu Engineering
4:53
Combinational Design - Half Adder || Verilog lectures in Telugu - 25
已浏览 306 次
8 个月之前
YouTube
Telugu Engineering
4:04
Combinational Design - Full Adder || Verilog lectures in Telugu - 27
已浏览 205 次
8 个月之前
YouTube
Telugu Engineering
1:27:02
Digital System Design - Spring 21 - Register File | Binary Counters | T
…
已浏览 143 次
2021年5月7日
YouTube
Digital Systems
1:09:06
Design of Digital Circuits - Lecture 7.2: Hardware Description and Ver
…
已浏览 4777 次
2019年3月18日
YouTube
Onur Mutlu Lectures
4:52
Operators and Number Format || Verilog lectures in Telugu - 6
已浏览 775 次
8 个月之前
YouTube
Telugu Engineering
4:36
Combinational Design - Full Adder || Verilog lectures in Telugu - 25
已浏览 145 次
8 个月之前
YouTube
Telugu Engineering
4:52
Comments & White spaces || Verilog lectures in Telugu - 5
已浏览 1058 次
8 个月之前
YouTube
Telugu Engineering
1:41
VerilogHDL Basic - Data Flow Modelling
已浏览 3257 次
2016年3月30日
YouTube
VHDL_Basics
9:33
Operators || Verilog lectures in Telugu - 21
已浏览 98 次
8 个月之前
YouTube
Telugu Engineering
7:29
FPGA Design Flow || Verilog lectures in Telugu - 2
已浏览 1278 次
8 个月之前
YouTube
Telugu Engineering
9:31
VLSI Design 216: Loops in Verilog
已浏览 423 次
2023年5月7日
YouTube
Circuit Sage
0:59
VerilogHDL Basic - Behavioral modelling
已浏览 2864 次
2017年6月18日
YouTube
VHDL_Basics
0:47
VerilogHDL Basic Tutorial 1
已浏览 1144 次
2015年4月7日
YouTube
VHDL_Basics
0:22
Top 5 Subjects to learn in VLSI
已浏览 4万 次
2022年10月19日
YouTube
VLSI Point
29:35
Step-by-Step Guide: Create Your First Verilog Code & Test Bench |
…
已浏览 983 次
2022年5月22日
YouTube
TechSimplified TV
观看更多视频
更多类似内容
报告不当内容
请选择下列任一选项。
无关
低俗内容
成人
儿童性侵犯
Invisible focusable element for fixing accessibility issue
反馈